ابزارهای قدرت جانبی جدید پوشش سیلیکون بر عایق با اکسید مدفون New SOI lateral power devices with trench oxide
- نوع فایل : کتاب
- زبان : فارسی
- ناشر : الزویر Elsevier
- چاپ و سال / کشور: 2004
توضیحات
چاپ شده در مجله الکترونیک حالت جامد – Solid-State Electronics
رشته های مرتبط مهندسی برق، مهندسی الکترونیک، الکترونیک قدرت و ماشینهای الکتریکی
۱- مقدمه ابزار های قدرت جانبی بر پوشش سیلیکون بر عایق توجه زیادی را با طیف وسیعی از کاربرد ها نظیر دستگاه های الکترونیک اتومبیل، مواد خانگی، مخابرات و دستگاه های صنعتی به خود جلب کرده اند. مزیت های فناوری SOI شامل ایزولاسیون برتر، کاهش خازن های پارازیتی و جریان های نشت و عمکرد بالا در دمای بالا در مقایسه با ایزولاسیون اتصال سنتی است. این مزیت ها امکان یکپارچگی مونولیتی کارامد دستگاه های قدرت و مدار کنترل با ولتاژ پایین را بر روی یک تراشه نشان می دهد. مشکلات اصلی در توسعه این ابزار شامل ایجاد یک تعادل بین مقاومت ویژه و ولتاژ تجزیه و کاهش اندازه بدون خصوصیات تجزیه کنندگی دستکاه است. به منظور رفع این ملزومات، ساختار های جدیدی نظیر اکسید گیت مدفون، LUDMOSFETs، MOSFET قدرت جانبی مدفون با یک تماس منبع مدفون، رویکرد چند معبری و LDMOS-IGBT هیبرید پیشنهاد شده است. دستکاه های SJ عمودی نظیر COOLMOS و MDmesh تعادل بار کامل لایه تخلیه را نشان می دهد. این کار با معرفی ستون های متناوب n -pدر منطقه رانش حاصل می شود که امکان افزایش دوپینگ را در این منطقه می دهد. این خود موجب کاهش دستگاه ها می شود. اخیرا، دارای یک کانالی از دیواره جانبی دستگاه است که برای بهبود خصوصیات حالت پیشنهادشده است. این کانال با یک گیت مدفون جانبی ایجاد شده و موجب افزایش سطح کانال می شود. برای بدست آوردن بهترین تعادل بین و BV، ما را پیشنهاد می کنیم که دارای یک ستون P اضافی و یک اکسید مدفون در منطقه رانش است. ستون Pاضافی برای دست یابی به وضعیت بار متعادل دوپ می شود به این معنی که بار لایه خالص صفر است. اکسید مدفون در ستون P به کاهش طول رانش بدون کاهش مساحت هادی کمک می کند. ساختار پیشنهادی به طور موثر با مفهوم SJ با اکسید مدفون کاهش می یابد. به منظور کاهش اندازه تراشه IC ولتاژ بالا، افزایش تراکم جریان دستکاه های قدرت خروجی اهمیت دارد. LGBT جانبی بر روی SOI توجه زیادی را برای IC ولتاژ بالا و نرم افزار های هوشمند کسب کرده است زیرا آن ها با جریان ها و ولتاژ های بزرگ همراه هستند(۱۲). از طریق LIGBT با ولتاژ بالا بر روی SOI امکان افزایش تراکم جریان به دلیل تزریق حامل وجود دارد. با این حال این موجب کاهش زمان خاموشی و ورود پارازیت به درون دستگاه می شود. یکی از روش های کارامد برای دست یابی به سوییچینگ سریع، استفاده از ساختار با آند کوتاه، معرفی ساختار آند کوتاه با LIGBT است. SA-LIGBT دارای انعطاف پذیری طراحی بوده و توانایی ایجاد تعادل بین سرعت سوییچینگ و مقاومت را دارد. آند از مسیر استخراج الکترونی طی خاموشی پشتیبانی می کند. مشکل اصلی SA-LIGBT منطقه دیفرانسیل منفی ناشی از دو مکانیسم القایی مسئول جریان فعلی مسئول جریان در SA-LIGBT است. برای جلوگیری از NDR، افزایش زیادی به طول آند P وجود دارد ولی این می تواند موجب ایجاد تراشه های با اندازه بزرگ تر شود. ما یک SA-LIGBT ار پیشنهاد می کنیم که دارای یک اکسید مدفون در منطقه آند درین است. با این ساختار، امکان کاهش ولتاژ بازگشتی وجود دارد و زمان خاموشی به LDMOSFET کاهش می یابد. حتی خصوصیات معکوس ساختار پیشنهادی مشابه با ساختار های سنتی است. شبیه سازی های عددی دو بعدی با Minimos-NT برای بررسی اثر پارامتر های دستکاه بر روی خصوصیات حالت، BV و عملکرد سوییچینگ استفاده می شود. ۲- ساختار های دستگاه شکل ۱، ساختار شماتیک SJ SOI-LDMOSFET پیشنهادی را نشان می دهد که دارای یک اکسید مدفون در منطقه رانش است. با ساختار پیشنهادی امکان کاهش طول رانش بدون تجزیه BV ماکزیمم با افزایش مسیر سطحی لایه رانش وجود دارد. این ستون P مدفون را می توان به طور مستقیم یا غیر مستقیم به P متصل کرد. غلظت دوپینگ ستون P بهینه با پهنای ستون P و بار خالص ستون n تعیین می شود. دستکاه ما برای دست یابی به bv، ۳۰۰ ولت با ضخامت پوشش سیلیکون بر عایق ۷ میکرومتری و با ضخامت اکسید مدفون ۲ میکرومتر طراحی شده است. با این پارامتر ها، ماکزیمم ولتاژ SOI-LDMOSFETs در حداقل طول رانش مجاز ۳۰۰ ولت حدود ۲۰ میکرومتر است. عمق اکسید مدفون بر BV اثر می کذارد و باید برای اطمینان از مسیر سطح دستکاه طراحی شود. کمینه سازی پهنای ستون B مهم است زیرا موجب کاهش سطح رسانش می شود. غلظت های دوپینگ ستون P و N بستکی به پهنای ستون است. دوپینگ ستون n باید برای کاهش مقاومت sj افزایش یابد. شبیه سازی ها برای یافتن پارامتر های دستکاه بهینه با عمق اکسید مدفون از ۲ تا ۳ میکرومتر و عرض ستون p از ۰٫۳ تا ۱٫۳ میکرومتر متغیر است. با پهنای ستون n، با ۴ میکرومتر، عرض ستون p 0.3 میکرومتر و طول رانش ld، عرض ستون p 0.3 میکرومتر و طول رانش ld 13 میکرومتر می تواند به افزایش یابد. همان طور که در شکل ۲ ننشان داده شده است ریان ساختار ها به درون ستون n پیشنهاد شده و نشان می دهد که ستون n نقش مهمی در هدایت جریان دارد. شکل ۳، ساختار شمانیک از SOI SA-LIGBT پیشنهادی را نشان می دهد. لایه به منطقه آند برای دست یابی به ساختار اند معرفی می شود. همان طور که می توان دید، این دو با اکسید مدفون جدا می شوند. این ابزار برای دست یابی به ۱۲۰ ولت با ضخامت پوشش سیلیکون ۲ میکرومتر و ضخامت اکسید مدفون ۱ میکرومتر استفاده می شود.
رشته های مرتبط مهندسی برق، مهندسی الکترونیک، الکترونیک قدرت و ماشینهای الکتریکی
۱- مقدمه ابزار های قدرت جانبی بر پوشش سیلیکون بر عایق توجه زیادی را با طیف وسیعی از کاربرد ها نظیر دستگاه های الکترونیک اتومبیل، مواد خانگی، مخابرات و دستگاه های صنعتی به خود جلب کرده اند. مزیت های فناوری SOI شامل ایزولاسیون برتر، کاهش خازن های پارازیتی و جریان های نشت و عمکرد بالا در دمای بالا در مقایسه با ایزولاسیون اتصال سنتی است. این مزیت ها امکان یکپارچگی مونولیتی کارامد دستگاه های قدرت و مدار کنترل با ولتاژ پایین را بر روی یک تراشه نشان می دهد. مشکلات اصلی در توسعه این ابزار شامل ایجاد یک تعادل بین مقاومت ویژه و ولتاژ تجزیه و کاهش اندازه بدون خصوصیات تجزیه کنندگی دستکاه است. به منظور رفع این ملزومات، ساختار های جدیدی نظیر اکسید گیت مدفون، LUDMOSFETs، MOSFET قدرت جانبی مدفون با یک تماس منبع مدفون، رویکرد چند معبری و LDMOS-IGBT هیبرید پیشنهاد شده است. دستکاه های SJ عمودی نظیر COOLMOS و MDmesh تعادل بار کامل لایه تخلیه را نشان می دهد. این کار با معرفی ستون های متناوب n -pدر منطقه رانش حاصل می شود که امکان افزایش دوپینگ را در این منطقه می دهد. این خود موجب کاهش دستگاه ها می شود. اخیرا، دارای یک کانالی از دیواره جانبی دستگاه است که برای بهبود خصوصیات حالت پیشنهادشده است. این کانال با یک گیت مدفون جانبی ایجاد شده و موجب افزایش سطح کانال می شود. برای بدست آوردن بهترین تعادل بین و BV، ما را پیشنهاد می کنیم که دارای یک ستون P اضافی و یک اکسید مدفون در منطقه رانش است. ستون Pاضافی برای دست یابی به وضعیت بار متعادل دوپ می شود به این معنی که بار لایه خالص صفر است. اکسید مدفون در ستون P به کاهش طول رانش بدون کاهش مساحت هادی کمک می کند. ساختار پیشنهادی به طور موثر با مفهوم SJ با اکسید مدفون کاهش می یابد. به منظور کاهش اندازه تراشه IC ولتاژ بالا، افزایش تراکم جریان دستکاه های قدرت خروجی اهمیت دارد. LGBT جانبی بر روی SOI توجه زیادی را برای IC ولتاژ بالا و نرم افزار های هوشمند کسب کرده است زیرا آن ها با جریان ها و ولتاژ های بزرگ همراه هستند(۱۲). از طریق LIGBT با ولتاژ بالا بر روی SOI امکان افزایش تراکم جریان به دلیل تزریق حامل وجود دارد. با این حال این موجب کاهش زمان خاموشی و ورود پارازیت به درون دستگاه می شود. یکی از روش های کارامد برای دست یابی به سوییچینگ سریع، استفاده از ساختار با آند کوتاه، معرفی ساختار آند کوتاه با LIGBT است. SA-LIGBT دارای انعطاف پذیری طراحی بوده و توانایی ایجاد تعادل بین سرعت سوییچینگ و مقاومت را دارد. آند از مسیر استخراج الکترونی طی خاموشی پشتیبانی می کند. مشکل اصلی SA-LIGBT منطقه دیفرانسیل منفی ناشی از دو مکانیسم القایی مسئول جریان فعلی مسئول جریان در SA-LIGBT است. برای جلوگیری از NDR، افزایش زیادی به طول آند P وجود دارد ولی این می تواند موجب ایجاد تراشه های با اندازه بزرگ تر شود. ما یک SA-LIGBT ار پیشنهاد می کنیم که دارای یک اکسید مدفون در منطقه آند درین است. با این ساختار، امکان کاهش ولتاژ بازگشتی وجود دارد و زمان خاموشی به LDMOSFET کاهش می یابد. حتی خصوصیات معکوس ساختار پیشنهادی مشابه با ساختار های سنتی است. شبیه سازی های عددی دو بعدی با Minimos-NT برای بررسی اثر پارامتر های دستکاه بر روی خصوصیات حالت، BV و عملکرد سوییچینگ استفاده می شود. ۲- ساختار های دستگاه شکل ۱، ساختار شماتیک SJ SOI-LDMOSFET پیشنهادی را نشان می دهد که دارای یک اکسید مدفون در منطقه رانش است. با ساختار پیشنهادی امکان کاهش طول رانش بدون تجزیه BV ماکزیمم با افزایش مسیر سطحی لایه رانش وجود دارد. این ستون P مدفون را می توان به طور مستقیم یا غیر مستقیم به P متصل کرد. غلظت دوپینگ ستون P بهینه با پهنای ستون P و بار خالص ستون n تعیین می شود. دستکاه ما برای دست یابی به bv، ۳۰۰ ولت با ضخامت پوشش سیلیکون بر عایق ۷ میکرومتری و با ضخامت اکسید مدفون ۲ میکرومتر طراحی شده است. با این پارامتر ها، ماکزیمم ولتاژ SOI-LDMOSFETs در حداقل طول رانش مجاز ۳۰۰ ولت حدود ۲۰ میکرومتر است. عمق اکسید مدفون بر BV اثر می کذارد و باید برای اطمینان از مسیر سطح دستکاه طراحی شود. کمینه سازی پهنای ستون B مهم است زیرا موجب کاهش سطح رسانش می شود. غلظت های دوپینگ ستون P و N بستکی به پهنای ستون است. دوپینگ ستون n باید برای کاهش مقاومت sj افزایش یابد. شبیه سازی ها برای یافتن پارامتر های دستکاه بهینه با عمق اکسید مدفون از ۲ تا ۳ میکرومتر و عرض ستون p از ۰٫۳ تا ۱٫۳ میکرومتر متغیر است. با پهنای ستون n، با ۴ میکرومتر، عرض ستون p 0.3 میکرومتر و طول رانش ld، عرض ستون p 0.3 میکرومتر و طول رانش ld 13 میکرومتر می تواند به افزایش یابد. همان طور که در شکل ۲ ننشان داده شده است ریان ساختار ها به درون ستون n پیشنهاد شده و نشان می دهد که ستون n نقش مهمی در هدایت جریان دارد. شکل ۳، ساختار شمانیک از SOI SA-LIGBT پیشنهادی را نشان می دهد. لایه به منطقه آند برای دست یابی به ساختار اند معرفی می شود. همان طور که می توان دید، این دو با اکسید مدفون جدا می شوند. این ابزار برای دست یابی به ۱۲۰ ولت با ضخامت پوشش سیلیکون ۲ میکرومتر و ضخامت اکسید مدفون ۱ میکرومتر استفاده می شود.
Description
Lateral power devices on SOI (silicon on insulator) have attracted much attention in a wide variety of applications such as automotive electronics, consumer electronics, telecommunications, and industrial electronics [1]. Advantages of SOI technology are superior isolation, reduced parasitic capacitances and leakage currents, and superior high temperature performance compared to traditional junction isolation. These advantages allow efficient monolithic integration of multiple power devices and low-voltage control circuitry on a single chip. The main issues in the development of these devices are to obtain the best trade-off between the specific on-resistance (RSP) and the breakdown voltage (BV) [2], and to shrink the feature size without degrading device characteristics. In order to fulfill these requirements new structures such as super-junctions [3], buried gate oxide devices [4], LUDMOSFETs [5], trench lateral power MOSFETs with a trench bottom source contact (TLPM/ S) [6], the multi-channel approach [7], and hybrid SOI LDMOS-IGBT [8] have been proposed. Vertical SJ devices such as COOLMOS [9] and MDmesh [10] assume complete charge balance of the depletion layer. This can be achieved by introducing alternating n- and p-columns in the drift region, which allow to drastically increase the doping in this region. This results in a significant reduction in RSP of the devices. Recently a lateral SJ SOILDMOSFET [11] which has a channel on the side wall of the device was proposed to improve on-state characteristics. The channel can be made by a lateral trench gate, which increases the channel area. To obtain the best trade-off between RSP and BV, we suggest a SJ SOI-LDMOSFET which has an extra pcolumn and a trench oxide in the drift region. The extra p-column is doped to achieve a balanced charge condition which means that the net depletion layer charge is zero. The trench oxide in the p-column helps to reduce the drift length without further decreasing the conduction area (only the n-column contributes to the current conduction). The RSP of the proposed structure is effectively reduced by the SJ concept together with the trench oxide. In order to reduce the chip size of the high-voltage ICs it is important to increase the current density of the output power devices. Lateral IGBTs on SOI have attracted much attention for high-voltage ICs and smart power applications, because they simultaneously handle high voltage and large current [12]. By means of dielectric isolation high-voltage LIGBTs on SOI allow to increase the operating current density due to minority carrier injection. However, this causes a slow turn-off time and a potential parasitic thyristor latch-up of the devices. One of the efficient methods to achieve fast switching is to introduce a shorted-anode structure to the LIGBT. The SA-LIGBT (shorted-anode LIGBT) offers design flexibility with respect to the trade-off between switching speed and on-resistance. The nþ anode short provides an electron extraction path during turn-off. The major drawback of the SA-LIGBT is its negative differential resistance (NDR) region caused by the two different conduction mechanisms responsible for the current flow in the SA-LIGBT [13]. To suppress the NDR one needs to increase the pþ anode length [14], but this results in a larger chip size. We propose a new SA-LIGBT which has a trench oxide at the drain/anode region. With this structure it is possible to reduce the snap-back voltage, and a similar turn-off time as that of the LDMOSFET can be obtained. Even the reverse characteristics of the proposed structure are similar to that of the conventional device. Two-dimensional numerical simulations with Minimos-NT [15] have been performed to investigate the influence of device parameters on the on-state characteristics, BV, and switching performance.
